

一种动态频率补偿 LDO 的电路设计

彭振宇, 吕长志, 郭 敏, 杨 娟

(北京工业大学 电子信息控制工程学院, 北京 100124)

摘 要: 设计了一种动态频率补偿、高稳定性的 LDO 电路. 针对具有 Buffer 缓冲器的 LDO 环路稳定特性随负载变化而变化的特点, 给出一种新型的 LDO 频率补偿结构. 这种补偿结构能很好地根据负载电流的变化, 动态地改变环路次级极点的位置, 进而提高环路稳定性. 设计采用 TSMC 0.35 μm 标准 CMOS 工艺, 利用 Spectre 工具对电路的性能进行了模拟, 仿真结果表明此电路结构在整个负载变化范围内相位裕度均大于 88° , 系统具有高稳定性.

关键词: LDO; 动态频率补偿; 稳定性

中图分类号: TN4

文献标识码: A

文章编号: 1000-7180(2012)08-0185-04

Design of a Dynamic Frequency Compensation LDO

PENG Zhen-yu, LV Chang-zhi, GUO Min, YANG Juan

(College of Electronic Information and Control Engineering, Beijing University of Technology, Beijing 100124, China)

Abstract: A dynamically compensated, high accurate LDO regulator is presented in this paper. Since the loop stability for LDO with buffer changes with load current, a novel dynamic compensation circuit of a low-dropout regulator with an intermediate buffer stage is proposed. The compensation circuit can track the variation of the load current, then dynamically changes the position of the second non-dominant pole, hence improve the loop stability. The design is realized through TSMC 0.35 μm CMOS process technology and the results are obtained by Spectre. The simulation results demonstrate that there is only one pole within unit gain bandwidth range and phase margin are larger than 88° in full load range with high stability.

Key words: LDO; dynamic compensation; frequency stability

1 引言

随着微电子技术的迅猛发展, 低压差的线性稳压器 LDO (Low Drop-out Regulator) 因其具有低功耗、高的电源抑制比、体积小、电路设计简单等优点, 在便携式设备中得到广泛的应用. 传统的 LDO 线性稳压器中, 误差放大器输出端极点和 LDO 输出端极点的位置决定了环路结构的稳定性. 因此, 在 LDO 电路设计中, 电路所采用的结构以及其环路稳定性成为设计的关键问题.

为了确保 LDO 在足够带宽的工作条件下, 有较大的相位裕度和较快的瞬态响应, 一些文献^[1-5]提出了优化的补偿方法, 有的对负载电容的 ESR 提出了苛刻的要求^[1-2], 还有的电路中间增加一级 Buffer

缓冲器, 但均不能保证在整个负载范围内都具有足够的相位裕度^[3-5]. 本文概要分析具有 Buffer 缓冲器结构 LDO 稳定性问题的原因, 提出一种跟踪负载电流变化的 LDO 频率补偿方法.

2 具有 BUFFER 缓冲器结构 LDO 稳定性分析

LDO 本质上是一个由多级运放结构组成的电压调节系统. 它是利用带隙基准产生的稳定电压和负反馈控制环路, 得到一个基本不随负载环境变化的输出电压. 具有 Buffer 缓冲器结构线性稳压器如图 1 所示, 主要由电压基准 V_{ref} 、误差放大器、Buffer 缓冲器、负载电容 C_L 、寄生电阻 R_{esr} 、反馈网络 R_1 和 R_2 , 以及功率输出管 PT (Power Transistor) 等构

成. 在 LDO 电路设计中, 误差放大器主要用于提供较大的低频电压增益, Buffer 缓冲器、负载电容 C_L 和寄生电阻 R_{esr} 三者一起用于确保环路的稳定性, 采用宽长比 (W/L) 较大的开关管用于提供大的负载电流, 以及获得小的漏失电压. R_1 和 R_2 构成的反馈网络, 其比值和电压基准 V_{ref} 共同决定输出电压.




图 1 具有 Buffer 缓冲器 LDO 电路开环结构

断开环路, 得到 LDO 环路的低频增益. 根据环路系统的开环传递函数, 得到零极点为

$$A_{\text{LG}} = \frac{V_{\text{in}}}{V_{\text{fb}}} = \frac{g_m r_{\text{oe}} g_{\text{mp}} r_o (1 + s C_L R_{\text{esr}}) \frac{R_2}{R_1 + R_2}}{(1 + s C_{\text{ib}} r_{\text{oe}}) (1 + s C_p r_{\text{ob}}) [1 + s C_L (R_{\text{esr}} + r_o)]} \quad (1)$$

$$p_1 \approx \frac{1}{C_L (r_o + R_{\text{esr}})} \quad (2)$$

$$p_2 \approx \frac{1}{C_p r_{\text{ob}}} \quad (3)$$

$$p_3 \approx \frac{1}{C_{\text{ib}} r_{\text{oe}}} \quad (4)$$

$$z_1 \approx \frac{1}{C_L R_{\text{esr}}} \quad (5)$$

式中, r_{oe} 表示误差放大器的输出电阻, C_{ib} 为 Buffer 缓冲器的输入级电容, r_{ob} 为 Buffer 缓冲器的输出电阻, r_o 为功率管的输出电阻, C_p 是功率管的寄生电容, C_L 是负载电容, R_{esr} 为负载电容的寄生电阻.

在放大器和功率管之间增加一级缓冲器的频率补偿方法, 能极大地提高环路的稳定性, 其频率响应如图 2 所示. 在单位增益带宽范围内, 负载电容 C_L 产生的主极点 P_1 一般都在低频处. 因为 C_{ib} 和 C_p 比 C_L 小很多, 所以 P_2 和 P_3 所在的频率比 P_1 高很多. 另外, 由于 C_p 一般来说比 C_{ib} 大很多, 所以 P_3 在比 P_2 高得多的频率上. 然而, 这种补偿方法存在缺陷, 随着功率管输出负载电流的增加, 功率管的跨导 g_{mp} 以平方根的比例增加, 而其输出阻抗 r_o 呈反比例减小, 输出级增益 $A_{\text{vo}} = g_{\text{mp}} \cdot r_o$ 减小, 而在 P_2 和




图 2 典型的具有 Buffer 缓冲器的频率响应

Z_1 保持不变的情况下, 即使 P_2 在单位带宽之外, 相位裕度变差, P_1 和 UGF 远离原点移动. 因此, 需要进一步改进电路, 使次级极点 P_2 的位置随着负载电流的增大而增大.

3 LDO 误差放大器的设计与实现

本文中改进的具有 Buffer 缓冲器结构的电路结构如图 3 所示. M_7 , M_8 , PT 管组成 PMOS 电流镜结构, M_4 , M_5 组成 NMOS 电流镜结构. 电路设计要求 M_4 的宽长比 (W/L)₄ 及其偏置电流 I_{B3} 分别大于 M_5 的宽长比 (W/L)₅ 及其偏置电流 I_{B4} , 以满足 M_7 刚开始工作时位于截止区, M_8 , M_9 的宽长比 (W/L) 相等. 该电路结构的等效输出输出电阻为

$$r_{\text{o, buf}} \approx \frac{1}{g_{m7} g_{m6} r_{o6}} \quad (6)$$

式中, g_m , r_o 表示相应 MOS 管的跨导和输出电阻. 与普通的 Buffer 缓冲器结构的输出电阻 $r_o = 1/g_m$ 相比, Buffer 缓冲器电路输出电阻被极大地减小.




图 3 具有动态反馈功能的 Buffer 缓冲器电路

下面分析工作原理: $V_{\text{in, buf}}$ 是误差放大器的输出, $V_{\text{o, buf}}$ 接功率管的栅极. 当负载电流变大时, $V_{\text{in, buf}}$

减小, $V_{o, \text{buf}}$ 也随之减小, 那么镜像电流 I_8 、 I_9 将变大, 则流经 M_6 管的电流逐渐增大, 则 M_7 的栅极电压 (M_6 的漏极电压) 增大, 导致 M_7 逐渐被开启. M_7 的开启会加剧流经 M_6 管的电流 I_8 的减小. 因此 $g_{m6} r_{o6}$ 变大, g_{m7} 也变大, 极点 P_2 随之远离原点移动.

图 4 中给出了 LDO 的完整电路图. $M_{11} \sim M_{18}$

构成单级运放, 提供高增益, $M_{25} \sim M_{27}$ 构成具有动态反馈功能的 Buffer 缓冲器电路, PT 管构成 LDO 的开关管, $R_{f1} - R_{f2}$ 构成 LDO 的电阻反馈网络, $M_{00} - M_{02}$ 组成偏置电路, C_L 为负载电容, R_{ESR} 为其寄生电阻. 图 5 中给出了 LDO 的整体版图, 其有效面积为 $250 \mu\text{m} \times 118 \mu\text{m}$.




图 4 LDO 设计电路

4 仿真分析

基于 TSMC $0.35 \mu\text{m}$ CMOS 工艺仿真模型, 采用 Spectre 仿真软件对设计的 LDO 电路进行了仿真验证. 图 6 所示为 LDO 在负载电流分别为 $1 \mu\text{A}$ 和 100 mA 时环路稳定性的仿真曲线. 当负载电流为 $1 \mu\text{A}$ 时, LDO 环路的低频增益为 70.249 dB , 相位裕度为 88.59° , 当负载电流为 100 mA 时, 环路增益下降, 仍可到达 43.68 dB , 相位裕度为 98.73° . 从仿真结果可以看出, 在整个增益单位增益范围内只有一个低频极点, 且随着负载电流的增大, 非主极点远离原点移动. 图 7 所示为 LDO 的负载瞬态响应曲线. 该仿真分析是在以下条件下进行: 电源电压为 3.3 V , 负载电容以及寄生电阻分别为 $1 \mu\text{F}$ 和 0.5Ω , 输入基准电压为 1.2 V . 当负载电流在 $0 \sim 100 \text{ mA}$ 变化时, 该 LDO 的最大过冲电压为 25 mV 以及环路的响应时间为 $2.3 \mu\text{s}$. 图 8 所示为 LDO 输出电压瞬态测试结果. 测试环境为输入电压为 $0 \sim 3.3 \text{ V}$, 上升时间为 $1 \mu\text{s}$ 阶跃信号, 负载电流为 50 mA , 输出电容为 470 nF 陶瓷电容. 测试结果表明, 该芯片中 LDO 可以正常启动, 并且 LDO 的输出电压为 1.8 V , 其波动范围大约为 $\pm 50 \text{ mV}$.




图 5 LDO 整体版图实现




图 6 LDO 电路频率响应特性




图7 LDO 电路负载瞬态响应特性




图8 LDO 输出的瞬态测试结果

5 结束语


文中在分析具有 Buffer 缓冲器结构 LDO 频率特性的基础上设计了一个动态频率补偿、高稳定性的 LDO 电路. 该补偿结构根据负载电流的变化动态地改变环路非主极点的位置, 进而提高环路的稳定性. 最终设计的 LDO 在负载电流 $1 \mu\text{A}$ 和 100 mA 时, 相位裕度分别为 88.59° 和 98.73° , 系统具有

高稳定性. 使用 $1 \mu\text{F}$ 的负载电容, 在负载电流变化率为 $100 \text{ mA}/400 \mu\text{s}$ 时, 最大过冲为 25 mV . 该电路可以满足一般数字系统中供电电源要求.


参考文献:

- [1] 蔡敏, 孙君颖. LDO 线性稳压器中动态频率补偿的研究[J]. 微电子学与计算机, 2009, 26(7): 123-126.
- [2] 应建华, 黄杨. 基于电容倍增技术的 LDO 补偿方法[J]. 微电子学与计算机, 2009, 26(11): 102-105.
- [3] 刘生有, 马晓. 高稳定性无片外低压差线性稳压器的设计[J]. 半导体技术, 2011, 36(7): 5384-541.
- [4] 张提升, 江金光. 基于全反馈的高稳定性 LDO 线性稳压器[J]. 微电子学, 2011, 41(1): 34-39.
- [5] 蹇海荣, 邹雪城. 一种快速瞬态响应双环路 LDO 稳压器的设计[J]. 微电子学, 2007, 37(1): 132-135.

作者简介:



彭振宇 男, (1984—), 博士研究生. 研究方向为模拟集成电路 IC 设计、功率因数校正电路结构、半桥逆变电路.



吕长志 男, (1950—), 教授, 博士生导师. 研究方向为 AlGaIn/GaN MOD-FET、GaN 基紫外探测器新型半导体器件的设计及制造、半导体器件、集成电路热阻的测试研究、电子元器件、集成电路可靠性及加速寿命试验的研究 VLSI 及多米诺结构集成电路.